自偏置電路的制作方法
【專利摘要】本發明提供一種自偏置電路，包括：偏置單元，適于產生偏置電壓輸入至差分放大器電路，以維持所述差分放大器電路輸入恒定的電流源；復制單元電路，適于復制與延遲單元中尾電流管中相同的偏置電流源，產生輸出至差分放大器電路的激勵信號；差分放大器電路，適于在恒定的電流源下，根據環形壓控振蕩器的控制電壓和激勵信號，輸出可調節延遲單元尾電流管的柵極電壓。通過偏置電路確保延遲單元輸出擺幅隨著控制電壓的變化而變化，以維持延遲單元中對稱負載的電流?電壓特性，利于消除動態噪聲的一介分量。同時，通過不斷調節延時單元中尾電流管的偏置電壓，不僅可避免采用共源共柵結構來音質靜態噪聲，還可抵消有限輸出阻抗的影響。
【專利說明】
自偏置電路
技術領域
[0001]本發明涉及一種偏置電路，特別是涉及一種用于環形壓控振蕩器的自偏置電路。 【背景技術】
[0002]壓控振蕩器的電源噪聲敏感度包含靜態部分與動態部分，該電源既包括高電平的電源和地電源電壓。靜態部分的電源噪聲由電流源的輸出阻抗決定，輸出阻抗越大，對靜態電源噪聲的抑制就越好，但高輸出阻抗往往要求共源共柵結構，這與現在的地電源電壓的設計趨勢相矛盾。而動態部分由振蕩器的延遲單元的負載結構以及輸出處的耦合電容決定，負載阻抗的線性度越高，對動態噪聲的抑制就更好。但采用單個M0S管作為負載時，它們構成的可調電阻無法保持線性度。而采用對稱負載可以消除耦合噪聲的一階分量，提供抑制動態電源噪聲的能力。
[0003]如圖1為采用對稱負載結構的四級環形壓控振蕩器，該對稱負載結構由一個二極管連接的PM0S管與一個相同大小的PM0S管并聯而成，即圖1中的Ml與M2或者M3與M4,其中， M2與M3的柵極電壓為壓控振蕩器的控制電壓Vctrl。通過查看該對稱負載結構的電壓-電流 (V-1)特性，掃描二極管連接的PM0S管的柵源電壓Vres，記錄流過此對稱負載結構的總電流 1^，圖2(a)為對稱負載的電路結構圖，圖2中(b)、(c)分別為對稱負載結構的特性曲線、特性曲線仿真圖。柵源電壓Vres為延遲單元的輸出擺幅大小，它的最大值等于電源電壓與控制電壓之差(Vctrl = 400mV 時，Vres,max = 800mV; Vctrl = 600mV 時，Vres,max = 600mV，電源電壓為 1.2V)，且曲線本身關于Vres的最大值的一半呈中心對稱，通過對稱的特征曲線使它消除耦合噪聲的一階分量。即維持對稱的特征曲線，必須使輸出擺幅隨控制電壓的變化而變化，一直趨近于電源電壓與控制電壓之差。
【發明內容】

[0004]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種自偏置電路，用于解決現有技術中采用對稱負載機構的環形乳空振蕩器無法消除耦合噪聲的一階分量的問題。
[0005]為實現上述目的及其他相關目的，本發明提供一種自偏置電路，用于控制環形壓控振蕩器中延遲單元的電壓，所述延遲單元的電壓至少為壓控振蕩器延遲單元中尾電流管的柵極電壓，所述自偏置電路至少包括:
[0006]偏置單元，適于產生偏置電壓輸入至差分放大器電路，以維持所述差分放大器電路輸入恒定的電流源；
[0007]復制單元電路，適于復制與延遲單元中尾電流管中相同的偏置電流源，產生輸出至差分放大器電路的激勵信號；
[0008]差分放大器電路，適于在恒定的電流源下，根據環形壓控振蕩器的控制電壓和激勵信號，輸出可調節延遲單元尾電流管的柵極電壓。
[0009]優選地，所述偏置單元包括一個PM0S管Ml和三個匪0S管M2、M3、M4，所述PM0S管Ml 的源極連接電源，PM0S管Ml的漏極與所述NM0S管M2的漏極相連;NM0S管M2的柵極連接電源，NMOS管M3與M4的漏極相連，且與NMOS管M2的源極相連;NMOS管M3與M4的源極均連接地電壓， NM0S管M3與M4的柵極均連接所述延遲單元內尾電流管的柵極偏置電壓，PM0S管Ml的柵極連接其漏極作為輸出連接至差分放大器電路。
[0010] 優選地，所述差分放大器電路包括三個PM0S管M5、M6、M7和兩個NMOS管M8、M9，所述 PM0S管M5的源極連接電源，PM0S管M5的柵極連接所述偏置單元的輸出；所述PM0S管M5的漏極分別連接PM0S管M6、M7的源極，PM0S管M6的柵極連接壓控振蕩器的控制電壓;PM0S管M6的漏極連接NM0S管M8的漏極，PM0S管M7的漏極連接NM0S管M9的漏極;NM0S管M8、M9之間的柵極互連，NM0S管M8、M9之間的源極均連接地電壓，且匪0S管M9的漏極與其柵極相連，NM0S管M8 的漏極作為輸出連接至延遲單元中尾電流管的柵極偏置電壓。[〇〇11] 優選地，所述復制單元電路包括兩個PM0S管M10、M11和兩個匪0S管M12、M13，PM0S 管M10、M11的源極均連接電源，且PM0S管M10的柵極連接壓控振蕩器的控制電壓，PM0S管Mil 的柵極與其漏極相連，PM0S管M10、M11之間的漏極互連，PM0S管M10的漏極作為輸出連接至差分放大器電路，NM0S管Ml 2的柵極連接電源，NM0S管Ml 2的漏極連接PM0S管Ml 0的漏極， 匪0S管的M12的源極連接匪0S管的M13的漏極，匪0S管M13的柵極連接尾電流管的柵極偏置電壓，NM0S管的Ml 3的源極連接地電壓。
[0012]優選地，還包括自啟動電路，其適用于當自偏置電路中無電流時，產生電流輸入至自偏置電路從而使其正常工作。
[0013]優選地，所述自啟動電路包括?|^管姐4和匪03管姐5』16，所述?1?)3管姐4的源極連接電源電壓，PM0S管M14的漏極與其柵極相連，所述PM0S管M14的柵極與匪0S管M15的柵極相連，NM0S管M15的漏極連接壓控振蕩器的控制電壓，所述NM0S管M16的柵極連接PM0S管M14 的漏極，且NM0S管Ml 6的源極連接地電壓，所述NM0S管Ml 5的源極連接NM0S管Ml 6的柵極作為輸出連接至差分放大器電路。
[0014]如上所述，本發明的自偏置電路，具有以下有益效果:
[0015]本發明通過偏置單元產生偏置電壓輸入至差分放大器電路，使得通過電源電壓流入差分放大器電路的電流源趨于恒定，復制單元產生與延遲單元中尾電流管(即偏置電流源)大小相同的偏置電流源，所述差分放大器電路在壓控振蕩器的控制電壓和復制單元的雙向輸入下，產生輸出至壓控振蕩器延遲單元中尾電流管的柵極偏置電壓，通過差分調節該尾電流管的柵極偏置電壓，從而促使該尾電流管輸出的電流趨于恒定。通過偏置電路確保延遲單元輸出擺幅隨著控制電壓的變化而變化，以維持延遲單元中對稱負載的電流-電壓特性，有利于消除動態噪聲的一介分量。同時，通過不斷調節延時單元尾電流管的偏置電壓，不僅可避免采用共源共柵結構來音質靜態噪聲，當尾電流管的漏極電壓隨著地電壓變化時，偏置電路差分運放調節該尾電流管的柵極電壓，使得輸出趨于恒定的電流值，以抵消有限輸出阻抗的影響。【附圖說明】
[0016]圖1顯示為本發明的采用對稱負載四級環形壓控整蕩器的電路原理圖；
[0017]圖2中(a)、(b)、(c)分別對應顯示為本發明圖1中的對稱負載的電路結構圖、電流-電壓特性曲線圖、電流-電壓特性的仿真曲線圖；
[0018]圖3顯示為本發明的采用對稱負載的環形壓控整蕩器的自偏置電路的電路圖；
[0019]圖4顯示為本發明的自偏置電路的自啟動電路的電路圖。
[0020]元件標號說明:
[0021] 1延遲單元
[0022]2偏置單元[〇〇23]3差分放大器
[0024]4復制單元[〇〇25]5自啟動電路【具體實施方式】
[0026]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。需說明的是，在不沖突的情況下，以下實施例及實施例中的特征可以相互組合。[〇〇27]需要說明的是，以下實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為復雜。[〇〇28]請參閱圖1，為本發明的采用對稱負載四級環形壓控整蕩器的電路原理圖，延遲單元1中PM0S管M17、M18、M19、M20的源極均連接電源電壓，且PM0S管M18、M19的柵極連接環形壓控整蕩器的控制電壓Vctri，PM0S管M17的柵極與其漏極相連，且其還連接PM0S管M18的漏極與NM0S管M21的漏極，同時，一并輸出電壓Vo-，而PM0S管M20的柵極與其漏極相連，且其還連接PM0S管Ml 9的漏極與NM0S管M22的漏極，同時，一并輸出VQ+，NM0S管M21的柵極連接輸入電壓VI+，NM0S管M22的柵極連接輸入電壓Vp，所述NM0S管M21、M22的源極均相連且同時連接 NM0S管M23的漏極，所述NM0S管M23的源極連接地電壓，所述NM0S管M23的柵極連接自偏置電路輸出的偏置電壓Vcs。
[0029]其中，每級延遲單元1的對稱負載和輸入差分對管和偏置電路中的尺寸大小相同， 例如，在延遲單元中組7118119120和偏置電路中組0^1的尺寸大小均相同，且構成延遲單元的偏置電流源的NM0S管與偏置電路中復制單元的偏置電流源的NM0S管尺寸大小相同，即NM0S管M22和M13也相同。
[0030]請參閱圖3,本發明提供一種對稱負載的環形壓控整蕩器的自偏置電路的電路圖， 自偏置電路用于控制環形壓控振蕩器中延遲單元的電壓，所述延遲單元的電壓至少為壓控振蕩器延遲單元中尾電流管的柵極電壓，所述自偏置電路至少包括:
[0031]偏置單元3,適于產生偏置電壓輸入至差分放大器電路，以維持所述差分放大器電路輸入恒定的電流源；[〇〇32] 具體地，所述偏置單元包括一個PM0S管Ml和三個匪0S管M2、M3、M4，所述PM0S管Ml 的源極連接電源，PM0S管Ml的漏極與所述NM0S管M2的漏極相連;NM0S管M2的柵極連接電源， NM0S管M3與M4的漏極相連，且與NM0S管M2的源極相連;NM0S管M3與M4的源極均連接地電壓， NM0S管M3與M4的柵極均連接所述延遲單元內尾電流管的柵極偏置電壓，PM0S管Ml的柵極連接其漏極作為輸出連接至差分放大器電路。
[0033]復制單元電路4,適于復制與延遲單元中尾電流管中相同的偏置電流源，產生輸出至差分放大器電路的激勵信號；
[0034]具體地，所述復制單元電路包括兩個PM0S管M10、M11和兩個匪0S管M12、M13，PM0S 管M10、M11的源極均連接電源，且PM0S管M10的柵極連接壓控振蕩器的控制電壓，PM0S管Mil 的柵極與其漏極相連，PM0S管M10、M11之間的漏極互連，PM0S管M10的漏極作為輸出連接至差分放大器電路，NM0S管Ml 2的柵極連接電源，NM0S管Ml 2的漏極連接PM0S管Ml 0的漏極， 匪0S管的M12的源極連接匪0S管的M13的漏極，匪0S管M13的柵極連接尾電流管的柵極偏置電壓，NM0S管的Ml 3的源極連接地電壓。
[0035]其中，所述復制單元的結構為每級延遲單元結構的一半，而除了匪0S管構成的偏置電流源相同外，復制單元的輸入差分管也為延遲單元輸入差分管的一半，所述復制單元輸出的激勵信號為PM0S管Ml 0、Ml 1的漏極和PM0S管Ml 2的漏極共同連接輸出的電壓。
[0036]差分放大器電路3,適于在恒定的電流源下，根據環形壓控振蕩器的控制電壓和激勵信號，輸出可調節延遲單元尾電流管的柵極電壓。[〇〇37] 具體地，所述差分放大器電路包括三個PM0S管M5、M6、M7和兩個NM0S管M8、M9,所述 PM0S管M5的源極連接電源，PM0S管M5的柵極連接所述偏置單元的輸出；所述PM0S管M5的漏極分別連接PM0S管M6、M7的源極，PM0S管M6的柵極連接壓控振蕩器的控制電壓;PM0S管M6的漏極連接NM0S管M8的漏極，PM0S管M7的漏極連接NM0S管M9的漏極;NM0S管M8、M9之間的柵極互連，NM0S管M8、M9之間的源極均連接地電壓，且匪0S管M9的漏極與其柵極相連，NM0S管M8 的漏極作為輸出連接至延遲單元中尾電流管的柵極偏置電壓。[〇〇38]在本實例中，所述差分放大器電路通過調節延遲單元中匪0S電流源的電流，從而使得輸出的電流有負載建立，而與地電壓無關；當地電壓出現波動時，所述NM0S電流源是漏極電壓發生變化，從而引起該電流源的柵極電壓被差分放大器電路調整，促使電流恒定，即使輸出有限阻抗，也能較好的抑制靜態電源噪聲。[〇〇39]請參閱圖4,為本發明的自偏置電路的自啟動電路的電路圖，將該自啟動電路設計于該自偏置電路中，適用于當自偏置電路中無電流時，產生電流輸入至自偏置電路從而使其正常工作。
[0040]具體地，所述自啟動電路5包括PM0S管M14和匪0S管M15、M16,所述PM0S管M14的源極連接電源電壓，PM0S管M14的漏極與其柵極相連，所述PM0S管M14的柵極與NM0S管M15的柵極相連，NM0S管Ml 5的漏極連接壓控振蕩器的控制電壓，所述匪0S管Ml 6的柵極連接PM0S管 Ml 4的漏極，且匪0S管M16的源極連接地電壓，所述匪0S管M15的源極連接NM0S管Ml 6的柵極作為輸出連接至差分放大器電路。
[0041]在本實施例中，所述自偏置電路包含兩種工作模式，一種是當自偏置電路中存在電流流通的情況，如上述自偏置電路中所示;另一種是當自偏置電路中無電流流通的情況， 此時，圖3中如果Vcs為地電壓，V&i為電源電壓時，自偏置電路中柵極為電源電壓的M0S管均不能夠導通，而通過自啟動電路，此時，匪0S管M16的柵極由于Vcs為地電壓，導致其關閉； PM0S管Ml 4的源極為電源電壓，而PM0S管Ml 4的柵極介于電源電壓、電源電壓和閾值電壓之差之間，NM0S管15在Vc^的電源電壓下，導通開啟，向偏置電流中注入電流，從而使得V。^ 電壓增加，進入正常的工作狀態;而隨著Vcs的電壓增加，Vctrl的電壓減小，匪0S管15截止斷開，無法輸出電流至偏置電路，但不影響偏置電路正常工作。
[0042]綜上所述，本發明通過偏置單元產生偏置電壓輸入至差分放大器電路，使得通過電源電壓流入差分放大器電路的電流源趨于恒定，復制單元產生與延遲單元中尾電流管 (即偏置電流源)大小相同的偏置電流源，所述差分放大器電路在壓控振蕩器的控制電壓和復制單元的雙向輸入下，產生輸出至壓控振蕩器延遲單元中尾電流管的柵極偏置電壓，通過差分調節該尾電流管的柵極偏置電壓，從而促使該尾電流管輸出的電流趨于恒定。通過偏置電路確保延遲單元輸出擺幅隨著控制電壓的變化而變化，以維持延遲單元中對稱負載的電流-電壓特性，有利于消除動態噪聲的一介分量。同時，通過不斷調節延時單元尾電流管的偏置電壓，不僅可避免采用共源共柵結構來音質靜態噪聲，當尾電流管的漏極電壓隨著地電壓變化時，偏置電路差分運放調節該尾電流管的柵極電壓，使得輸出趨于恒定的電流值，以抵消有限輸出阻抗的影響。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。[〇〇43]上述實施例僅例示性說明本發明的原理及其功效，而非用于限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【主權項】
1.一種自偏置電路，用于控制環形壓控振蕩器中延遲單元的電壓，所述延遲單元的電 壓至少為壓控振蕩器延遲單元中尾電流管的柵極電壓，其特征在于，所述自偏置電路至少 包括:偏置單元，適于產生偏置電壓輸入至差分放大器電路，以維持所述差分放大器電路輸 入恒定的電流源；復制單元電路，適于復制與延遲單元中尾電流管中相同的偏置電流源，產生輸出至差 分放大器電路的激勵信號；差分放大器電路，適于在恒定的電流源下，根據環形壓控振蕩器的控制電壓和激勵信 號，輸出可調節延遲單元尾電流管的柵極電壓。2.根據權利要求1所述的自偏置電路，其特征在于，所述偏置單元包括一個PMOS管Ml和 三個NMOS管112、]\〇、]\14，所述?]\?)3管[的源極連接電源，？]\103管組的漏極與所述匪03管112的 漏極相連;匪0S管M2的柵極連接電源，匪0S管M3與M4的漏極相連，且與匪0S管M2的源極相 連;匪0S管M3與M4的源極均連接地電壓，匪0S管M3與M4的柵極均連接所述延遲單元內尾電 流管的柵極偏置電壓，PMOS管Ml的柵極連接其漏極作為輸出連接至差分放大器電路。3.根據權利要求1所述的自偏置電路，其特征在于，所述差分放大器電路包括三個PMOS 管M5、M6、M7和兩個NMOS管M8、M9,所述PMOS管M5的源極連接電源，PMOS管M5的柵極連接所述 偏置單元的輸出；所述PMOS管M5的漏極分別連接PMOS管M6、M7的源極，PMOS管M6的柵極連接 壓控振蕩器的控制電壓;PMOS管M6的漏極連接NM0S管M8的漏極，PMOS管M7的漏極連接NM0S 管M9的漏極;匪0S管M8、M9之間的柵極互連，NM0S管M8、M9之間的源極均連接地電壓，且NM0S 管M9的漏極與其柵極相連，NM0S管M8的漏極作為輸出連接至延遲單元中尾電流管的柵極偏 置電壓。4.根據權利要求1所述的自偏置電路，其特征在于，所述復制單元電路包括兩個PMOS管 M10、M11和兩個NM0S管M12、M13，PM0S管M10、M11的源極均連接電源，且PMOS管M10的柵極連 接壓控振蕩器的控制電壓，PMOS管Ml 1的柵極與其漏極相連，PMOS管M10、M11之間的漏極互 連，PMOS管M10的漏極作為輸出連接至差分放大器電路，NM0S管M12的柵極連接電源，NM0S管 Ml 2的漏極連接PMOS管Ml 0的漏極，NM0S管的Ml 2的源極連接NM0S管的Ml 3的漏極，NM0S管Ml 3 的柵極連接尾電流管的柵極偏置電壓，NMOS管的M13的源極連接地電壓。5.根據權利要求1所述的自偏置電路，其特征在于，還包括自啟動電路，其適用于當自 偏置電路中無電流時，產生電流輸入至自偏置電路從而使其正常工作。6.根據權利要求5所述的自偏置電路，其特征在于，所述自啟動電路包括PMOS管M14和 NMOS管M15、M16，所述PMOS管M14的源極連接電源電壓，PMOS管M14的漏極與其柵極相連，所 述PMOS管M14的柵極與匪0S管M15的柵極相連，匪0S管M15的漏極連接壓控振蕩器的控制電 壓，所述匪0S管Ml6的柵極連接PMOS管Ml4的漏極，且匪0S管Ml6的源極連接地電壓，所述 NMOS管M15的源極連接NMOS管M16的柵極作為輸出連接至差分放大器電路。
【文檔編號】H03K3/013GK106026975SQ201610316909
【公開日】2016年10月12日
【申請日】2016年5月12日
【發明人】季瑾月, 張瑞濤, 蒲杰, 丁, 丁一, 陳剛
【申請人】中國電子科技集團公司第二十四研究所