本發明構思涉及一種半導體器件。更具體地，本發明構思涉及一種包括反鐵電材料的半導體器件。
背景技術：
1、隨著半導體器件的高集成趨勢，單個電路圖案被進一步細化，以在相同面積中實現更多的半導體器件。也就是，隨著半導體器件的集成度提高，半導體器件的部件的設計規則正在減少。因此，需要一種能夠通過克服設計規則的限制來保持電特性的半導體器件。
技術實現思路
1、本發明構思提供了一種具有改善的操作可靠性的半導體器件。
2、根據本發明構思的一方面，提供了一種半導體器件，該半導體器件包括下電極、在下電極上的上電極以及在下電極和上電極之間的電介質層結構。電介質層結構包括與下電極接觸的第一電介質層、與第一電介質層接觸的第二電介質層以及與上電極接觸的第三電介質層。第一電介質層、第二電介質層和第三電介質層包括反鐵電材料。第一電介質層、第二電介質層和第三電介質層的反鐵電材料為相同材料類型，并且硅摻雜劑被包括在與第一電介質層和下電極之間的界面相鄰的區域以及與第三電介質層和上電極之間的界面相鄰的區域中。
3、根據本發明構思的另一方面，提供了一種半導體器件，該半導體器件包括下電極、在下電極上的上電極、以及在下電極和上電極之間的電介質層結構。電介質層結構包括與下電極接觸的第一電介質層、與第一電介質層接觸的第二電介質層、以及與上電極接觸的第三電介質層。第二電介質層包括交替堆疊的多個鐵電材料層和多個反鐵電材料層，以及硅摻雜劑被包括在與第一電介質層和下電極之間的界面相鄰的區域和與第三電介質層和上電極之間的界面相鄰的區域中的至少一個中。
4、根據本發明構思的另一方面，提供了一種半導體器件，該半導體器件包括具有由器件隔離層限定的多個有源區的基板、在基板上并連接到所述多個有源區的下部結構、以及在下部結構上并連接到下部結構的電容器結構。電容器結構包括下電極、在下電極上的上電極、以及在下電極和上電極之間的電介質層結構。電介質層結構包括與下電極接觸的第一電介質層、與第一電介質層接觸的第二電介質層、以及與上電極接觸的第三電介質層。第一電介質層、第二電介質層和第三電介質層中的每個包括hfo2和zro2中的至少一種，硅摻雜劑被包括在第一電介質層的內部和第三電介質層的內部。
1.一種半導體器件，包括：
2.根據權利要求1所述的半導體器件，其中所述第一電介質層的硅摻雜劑的原子濃度和所述第三電介質層的硅摻雜劑的原子濃度中的每個在1原子％至10原子％的范圍內。
3.根據權利要求1所述的半導體器件，其中所述電介質層結構的厚度在至的范圍內，所述第一電介質層的厚度和所述第三電介質層的厚度中的每個在至的范圍內。
4.根據權利要求3所述的半導體器件，其中所述第一電介質層的所述厚度與所述第三電介質層的所述厚度相同。
5.根據權利要求3所述的半導體器件，其中所述第一電介質層的所述厚度與所述第三電介質層的所述厚度不同。
6.根據權利要求1所述的半導體器件，其中所述硅摻雜劑存在于所述第一電介質層內和所述第三電介質層內。
7.根據權利要求1所述的半導體器件，其中所述硅摻雜劑存在于所述下電極的與所述第一電介質層和所述下電極之間的界面相鄰的至少一部分內，以及
8.根據權利要求1所述的半導體器件，其中所述硅摻雜劑存在于所述第一電介質層內、所述第三電介質層內、所述下電極的與所述第一電介質層和所述下電極之間的界面相鄰的至少一部分內、以及所述上電極的與所述第三電介質層和所述上電極之間的界面相鄰的至少一部分內。
9.根據權利要求1所述的半導體器件，其中所述硅摻雜劑存在于所述第一電介質層和所述下電極之間的界面處，以及
10.一種半導體器件，包括：
11.根據權利要求10所述的半導體器件，其中所述第一電介質層和所述第三電介質層中的一個包括反鐵電材料，并且所述第一電介質層和所述第三電介質層中的另一個包括鐵電材料。
12.根據權利要求11所述的半導體器件，其中所述硅摻雜劑存在于所述第三電介質層和所述第一電介質層中的包括反鐵電材料的至少一個內。
13.根據權利要求11所述的半導體器件，其中所述硅摻雜劑存在于所述第一電介質層和所述下電極之間的所述界面和所述第三電介質層和所述上電極之間的所述界面中的至少一個中。
14.根據權利要求10所述的半導體器件，其中所述第一電介質層和所述第三電介質層中的每個包括反鐵電材料。
15.根據權利要求14所述的半導體器件，其中所述硅摻雜劑存在于所述第一電介質層和所述第三電介質層的每個內。
16.根據權利要求14所述的半導體器件，其中所述硅摻雜劑存在于所述第一電介質層和所述下電極之間的界面處以及所述第三電介質層和所述上電極之間的界面處。
17.根據權利要求10所述的半導體器件，其中所述電介質層結構的厚度在至的范圍內，以及
18.根據權利要求10所述的半導體器件，其中所述第一電介質層和所述第二電介質層中的每個具有在至的范圍內的厚度。
19.一種半導體器件包括：
20.根據權利要求19所述的半導體器件，其中所述第一電介質層的所述硅摻雜劑的原子濃度和所述第三電介質層的所述硅摻雜劑的原子濃度中的每個在1原子％至10原子％的范圍內。