本發明涉及一種電介質膜以及電子部件。

背景技術：

為了應對以智能手機和平板電腦為代表的移動通信設備的進一步高速大容量通信化而開始進行同時使用多個頻帶的mimo技術(多輸入多輸出，multi-inputmulti-output)的實用化。如果通信中使用的頻帶增大，則每個頻帶需要各自的高頻部件，為了維持設備尺寸地增加部件數量，尋求各部件的進一步小型化、高功能化。

作為這樣的對應高頻的電子部件，例如有雙工器或帶通濾波器等。這些均由擔負電容的電介質和擔負電感的磁性體的組合構成，但為了得到良好的高頻特性，尋求抑制分別在高頻區域的損耗。

如果著眼于電介質，則(1)作為對于小型化要求的應對，為了減小電容部的面積而要求相對介電常數(εr)高；(2)為了使頻率的選擇性良好而要求介電損耗小、即q值高；(3)要求絕緣擊穿電壓高等。

例如，通常非晶sinx膜由于高頻(2ghz)下的q值高達500左右，絕緣擊穿電壓也高達500v/μm～700v/μm左右，因此，廣泛地用于對應高頻的電子部件中，但是由于相對介電常數低至7左右，因此，為了具有目標的功能而需要大的電極面積，從而難以響應小型化的要求。另外，近年來伴隨著通信技術的進步，期望高頻部件特性的進一步提高，即尋求具有高的q值以及高的絕緣擊穿電壓的電介質。為了響應這樣的要求，近年來開始研究將以mgo或cao等為代表的nacl型的堿土金屬為主成分的電介質膜。作為其理由，是由于在1μm以上的厚膜下具有超過所述非晶sinx膜的特性的特性，即，具有高的相對介電常數(>7)、高的q值(>500)以及絕緣擊穿電壓(>700v/μm)。

在非專利文獻1中，公開了將具有nacl型晶體結構的mgo厚膜制成小于1μm的薄膜的技術。報道了制得的mgo薄膜其厚度為260nm，在測定頻率1khz下顯示εr＝7、q＝20，絕緣擊穿電壓(vbd)為80v/μm。

現有技術文獻

非專利文獻

非專利文獻1：journalofsol-gelscienceandtechnology9,295-301(1997)“electricalandopticalpropertiesofmgothinfilmpreparedbysol-geltechnique”

技術實現要素：

發明所要解決的技術問題

如觀察非專利文獻1中得到的電介質膜的特性可知，一直以來mgo厚膜下得到的高的相對介電常數和高的q值以及絕緣擊穿電壓由于進行薄膜化而急劇地降低。即使觀察得到的電介質膜的特性值，降低所述非晶sinx膜的特性，當然對于用于高頻部件來說也不充分。這樣，以nacl型的堿土金屬為主成分的電介質膜存在薄膜時難以顯示良好的特性的技術問題。目前，作為其原因之一認為是電介質膜的膜結構沒有被最優化。

用于解決技術問題的技術手段

本發明鑒于這樣的實際情況，其目的在于提供一種在以具有nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜中，即使將膜厚制成1μm以下的情況下也具有高的相對介電常數、高的q值、以及高的絕緣擊穿電壓的電介質膜、以及使用該電介質膜的電子部件。

為了達成上述目的，本發明所涉及的電介質膜其特征在于，所述電介質膜以具有nacl型晶體結構的堿土金屬氧化物為主成分，

所述電介質膜在法線方向具有(111)取向的柱狀結構，

在所述電介質膜的cu-kαx射線衍射圖中，(111)的衍射峰的半峰寬為0.3°～2.0°。

以具有nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜通過具有上述的特征，即使在將膜厚制成1μm以下的情況下也可以制作顯示高的相對介電常數、高的q值、以及高的絕緣擊穿電壓的電介質膜、以及使用了該電介質膜的電子部件。

另外，通過使用上述本發明所涉及的電介質膜，與用于現有對應高頻的電子部件中的電介質膜相比較，由于得到了高的相對介電常數，因此，能夠對應小型化。另外，相比現有的電介質膜，q值更高，即顯示更高的s/n比，進一步，絕緣擊穿電壓更高，即可以提供具有高的esd特性的電介質共振器或電介質濾波器等的電子部件。

發明的效果

本發明可以提供一種在以具有nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜中，即使在將膜厚制成1μm以下的情況下也可以具有高的相對介電常數、高的q值、以及高的絕緣擊穿電壓的電介質膜、以及使用了該電介質膜的電子部件。

附圖說明

圖1是本發明的一個實施方式所涉及的薄膜電容器的截面圖。

圖2是表示本發明的一個實施方式所涉及的電介質膜的柱狀結構的圖。

圖3是本發明的一個實施方式所涉及的電介質膜的cu-kαx射線衍射圖。

符號的說明：

1…支撐基板、2…基底層、3…下部電極、4…上部電極、5…電介質膜、6…微晶、10…薄膜電容器。

具體實施方式

以下，對于本發明的優選的實施方式，根據情況參照附圖進行說明。

<薄膜電容器10>

圖1是使用了本發明的一個實施方式所涉及的電介質膜的電子部件的一個例子即薄膜電容器10的截面圖。薄膜電容器10具備層疊于支撐基板1的表面的下部電極3、上部電極4以及設置于下部電極3和上部電極4之間的電介質膜5。在支撐基板1和下部電極3之間為了提高支撐基板1與下部電極3的附著性而具備基底層2。支撐基板1具有確保薄膜電容器10整體的機械強度的功能。

對于薄膜電容器的形狀沒有特別地限制，通常制成長方體形狀。另外，對于其尺寸也沒有特別地限制，厚度和長度只要根據用途設定為適當的尺寸即可。

<支撐基板1>

用于形成圖1所示的支撐基板1的材料沒有特別地限定，可以利用作為單晶的si單晶、sige單晶、gaas單晶、inp單晶、srtio3單晶、mgo單晶、laalo3單晶、zro2單晶、mgal2o4單晶、ndgao3單晶，或者作為陶瓷多晶基板的al2o3多晶、zno多晶、sio2多晶，或者ni、cu、ti、w、mo、al、pt等的金屬，或者這些的合金的基板等來形成支撐基板1，但沒有特別地限定，這些中，從低成本、加工性出發，通常使用si單晶作為支撐基板1。支撐基板1根據基板的材質而其電阻率不同。在使用電阻率低的材料作為支撐基板1的情況下，如果直接使用，則電流向支撐基板1側泄漏有時會對薄膜電容器10的電特性產生影響。因此，也有對支撐基板1的表面實施絕緣處理以不使使用時的電流向支撐基板1流通的情況。例如，在使用si單晶作為支撐基板1的情況下，可以使支撐基板1表面氧化來進行sio2絕緣層的形成，或在支撐基板1表面形成al2o3、sio2、sinx等的絕緣層，只要能確保對支撐基板1的絕緣，該絕緣層的材料或膜厚就沒有限定，但優選為0.01μm以上。在小于0.01μm時，由于不能確保絕緣性，因此，作為絕緣層的厚度不優選。支撐基板1的厚度只要能夠確保薄膜電容器整體的機械強度就沒有特別地限定，例如可以設定為10μm～5000μm。在小于10μm的情況下，不能確保機械強度；如果超過5000μm，則存在產生不能有助于電子部件的小型化的問題的情況。

<基底層2>

在本實施方式中，優選在實施過絕緣處理的支撐基板1表面具備基底層2。以提高支撐基板1與下部電極3的附著性為目的而插入基底層2。作為一個例子，在將cu用于下部電極3的情況下，通常將cr作為基底層2插入；在將pt用于下部電極3的情況下，通常將ti作為基底層2插入。

所述基底層2由于以提高支撐基板1與下部電極3的附著性為目的，因此，不限定于作為所述一個例子列舉的材料。另外，只要能夠確保支撐基板1與下部電極3的附著性，也可以省略基底層2。

<下部電極3>

用于形成下部電極3的材料只要具有導電性即可，例如可以利用pt、ru、rh、pd、ir、au、ag、cu、ni等的金屬或這些的合金、或者導電性氧化物等形成。因此，只要選擇對應于成本或對電介質膜5進行熱處理時的氣氛的材料即可。電介質膜5可以在大氣中，另外，作為惰性氣體的n2或ar、或者o2、惰性氣體與作為還原性氣體的h2的混合氣體中進行熱處理。下部電極3的膜厚只要能作為電極起作用即可，優選為10nm以上。在小于10nm的情況下，由于導電性變差，因此，不優選。另外，在支撐基板1使用利用了能夠用作電極的cu或ni、pt等或氧化物導電性材料等的基板的情況下，可以省略上述的基底層2和下部電極3。

在下部電極3形成之后進行熱處理，可以謀求基底層2與下部電極3的附著性的提高和下部電極3的穩定性的提高。在進行熱處理的情況下，升溫速度優選為10℃/分鐘～2000℃/分鐘，進一步優選為100℃/分鐘～1000℃/分鐘。熱處理時的保持溫度優選為100℃～800℃，其保持時間優選為0.1小時～4.0小時。如果超過上述范圍，則容易附著不良或在下部電極3表面產生凹凸，從而電介質膜5的介電特性容易降低。

<電介質膜5>

電介質膜5其特征在于，以具有nacl型晶體結構的堿土金屬氧化物為主成分，在法線方向具有(111)取向的柱狀結構，在電介質膜的cu-kαx射線衍射圖中，(111)的衍射峰的半峰寬為0.3°～2.0°。

具有上述的特征的電介質膜即使在將膜厚制成1μm以下的情況下也能夠具有高的相對介電常數、高的q值以及高的絕緣擊穿電壓。

本發明者們對可以得到這樣的效果的主要原因認為如下。首先，對于能夠實現高的相對介電常數和高的q值的主要因素進行說明。通常已知在結晶的對稱性良好，原子或分子規則地排列的狀態下，即結晶性良好的情況下，具有高的相對介電常數和q值。在將結晶性良好的電介質制成薄膜時，由于現有的晶體結構容易崩潰，結晶的對稱性混亂，不能維持原子或分子的排列，即結晶性降低，因此，成為相對介電常數和q值容易降低的趨勢。

在以具有nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜中也有如上述所示的高的結晶性，因此，認為在進行了薄膜化時，在現有技術中結晶性降低，得不到高的相對介電常數和高的q值。因此，在進行了薄膜化時，需要維持現有的高的結晶性，在以具有nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜中，通過在電介質膜內具備在電介質膜的法線方向上(111)取向的柱狀結構，從而能夠抑制晶體結構的混亂、即結晶性的降低，其結果，認為即使進行薄膜化也可以得到高的相對介電常數和高的q值。另一方面，在不具備(111)取向的柱狀結構的情況下，進行了薄膜化時結晶性降低，從而難以得到高的相對介電常數和高的q值。

對上述所示的本發明的特征之一的柱狀結構進行說明。

如圖2所示，本發明的柱狀結構是指在電介質膜的垂直方向的截面進行觀察的情況下，具備在電介質膜的厚度方向上長的微晶6。本發明的柱狀結構成為由在電介質膜整體上沿著支撐基板表面的法線方向或±5°延伸，并且圖2中記載的h與l的比，即縱橫比滿足(h/l)≥2的微晶構成的結構。

接著，對可以實現高的絕緣擊穿電壓的主要原因進行說明。通常具有取向的柱狀結構的電介質膜由于是晶界大量存在于膜厚方向的結構，因此，可以說絕緣擊穿電壓低。因此，較多的情況下，通過將構成電介質膜的晶粒的形狀球狀化，在膜厚方向以外也形成許多晶界，從而使傳導路徑復雜化，改善絕緣擊穿電壓。然而，在該方法中，由于在膜厚方向以外形成有許多晶界，因此，存在q值容易降低的課題。因此，在本發明中，不形成球狀的晶粒而通過維持構成作為本發明的特征的柱狀結構的微晶的縱橫比地將微晶的尺寸微細化，從而不使q值降低而實現了高的絕緣擊穿電壓。

如上所述，在減小了構成柱狀結構的微晶的尺寸的情況下，在使用cukα射線進行測定的情況下，所述微晶的存在可以用如圖3所示的x射線衍射圖中得到的衍射峰的半峰寬來確認，如果在本發明中說明，則用(111)的衍射峰的半峰寬可以確認微晶的尺寸。所述半峰寬的值越小，則意味著微晶的尺寸越大；半峰寬的值越大，則意味著微晶的尺寸越小。

本發明的實施方式所涉及的電介質膜5通過在電介質膜的cu-kαx射線衍射圖中(111)的衍射峰的半峰寬為0.3°～2.0°，從而柱狀結構由小的微晶構成，因此，可以維持高的相對介電常數和高的q值，并且可以得到更高的絕緣擊穿電壓。在所述半峰寬小于0.3°的情況下，構成柱狀結構的微晶的尺寸過大，有難以得到高的絕緣擊穿電壓的趨勢。另一方面，如果半峰寬超過2.0°，則微晶的尺寸過小，結晶性降低，難以得到高的相對介電常數和高的q值。

如上所述，以具有有高的結晶性的nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜通過在法線方向具備(111)取向的柱狀結構，并且在cu-kαx射線衍射圖中將(111)的衍射峰的半峰寬設定為0.3°～2.0°，從而可以得到高的相對介電常數、高的q值、以及高的絕緣擊穿電壓。

另外，作為本發明的優選的實施方式，電介質膜5除了以具有nacl型晶體結構的堿土金屬氧化物作為主成分以外，優選作為副成分含有ta、nb、v、hf、zr、ti、zn中的至少一種的元素。

通過作為副成分含有ta、nb、v、hf、zr、ti、zn中的至少一種的元素，容易控制構成柱狀結構的微晶的尺寸，并且提高柱狀結構自身的絕緣電阻的效果變得更強。其結果，與不含副成分的情況相比較，通過含有副成分可以得到更高的絕緣擊穿電壓。

另外，在將所述副成分的總含量記為x的情況下，所述總含量x相對于所述主成分優選為0mol％<x≤20mol％的范圍。

通過將所述副成分的總含量x設定為上述的范圍，從而容易控制構成柱狀結構的微晶的尺寸的作用、提高柱狀結構自身的絕緣電阻的作用、以及提高以具有nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜所具有的結晶性的作用變強。其結果，可以維持高的絕緣擊穿電壓，并且可以進一步提高q值。

電介質膜5的厚度優選為10nm～2000nm，進一步優選為50nm～1000nm。在小于10nm時，容易發生絕緣擊穿；在超過2000nm的情況下，為了增大電容器的靜電容量而需要擴大電極面積，存在難以通過電子部件的設計來小型化的情況。電介質膜厚的測量只要利用fib(聚焦離子束)加工裝置挖掘，用sim(掃描型離子顯微鏡)等觀察得到的截面并測長即可。

電介質膜5優選使用真空沉積法、濺射法、pld(脈沖激光沉積法)、mbe(分子束外延法)、mo-cvd(有機金屬化學氣相生長法)、mod(有機金屬分解法)、溶膠-凝膠法、csd(化學溶液堆積法)等各種薄膜形成法來形成。此時使用的原料(沉積材料、各種靶材或有機金屬材料等)中有時含有微量的雜質或副成分，但是只要不是會大幅度地降低絕緣性的雜質，就沒有特別的問題。

另外，本發明所涉及的電介質膜5只要不使本發明的效果即相對介電常數、q值、絕緣擊穿電壓大大劣化，也可以含有微量的雜質或副成分。因此，作為剩余部分的主成分的含量沒有特別地限定，例如，相對于含有所述主成分的電介質膜整體為80％以上且100％以下。

另外，電介質膜5通常僅由本發明的電介質膜構成，但是也可以是與其它電介質膜組合而成的層疊結構。例如，通過制成與現有的si3nx、siox、al2ox、zrox、ta2ox等非晶電介質膜或結晶膜的層疊結構，可以調整電介質膜5的阻抗或相對介電常數的溫度變化。另外，通過制成所述層疊結構，也可以抑制電介質膜5的大氣暴露。

<上部電極4>

在本實施方式的一個例子中，薄膜電容器10在電介質膜5的表面具備作為薄膜電容器10的另一個電極起作用的上部電極4。用于形成上部電極4的材料只要具有導電性，就沒有特別地限定，可以利用與下部電極3同樣的材料形成上部電極4。上部電極4的膜厚只要作為電極起作用即可，優選為10nm以上。在膜厚為10nm以下的情況下，由于導電性惡化，因此，作為上部電極4不優選。

在上述的實施方式中，例示了作為使用了本發明的一個實施方式所涉及的電介質膜的電子部件的一個例子的薄膜電容器，但是作為使用了本發明的電介質膜的電子部件，不限定于薄膜電容器，只要是例如雙工器、帶通濾波器、平衡轉換器或耦合器等具有電介質膜的電子部件都可以。

實施例

以下，基于更詳細的實施例來說明本發明，但是本發明不限定于這些實施例。

<實施例1><比較例1>

首先，在350μm厚的si的表面具有6μm厚的sio2絕緣層的10mm×10mm見方的支撐基板的表面上，利用濺射法以成為20nm的厚度的方式形成作為基底層的cr薄膜。

接著，在上述中形成的cr薄膜的基底層上，利用濺射法以成為100nm的厚度的方式形成作為下部電極的cu薄膜。

對于形成的cr/cu薄膜，將升溫速度設定為10℃/分鐘、將保持溫度設定為150℃、將溫度保持時間設定為0.5小時、將氣氛設定為氮氣氛，在常壓下進行熱處理。

在電介質膜的形成中使用了濺射法。形成電介質膜所需的靶材如下進行制作。

首先，以成為表1所示的樣品no.1～樣品no.47的mg、ca、sr、ba、ta、nb、v、hf、zr、ti、zn的量的方式進行mgco3、caco3、srco3、baco3、ta2o5、nb2o5、v2o5、hfo2、zro2、tio2、zno的稱量，在1l的廣口塑料罐中加入稱量后的原料粉末、無水乙醇以及φ2mm的zro2珠，進行20小時的濕式混合。其后，在100℃下使混合粉末漿料干燥20小時，將得到的混合粉末放入al2o3坩堝中，在大氣中1250℃下保持5小時，得到煅燒粉末。

對得到的煅燒粉末，使用單軸加壓擠出機得到成型體。成型條件設定為，壓力：2.0×10⁸pa、溫度：室溫。

其后，對于得到的成型體，將升溫速度設定為200℃/小時、將保持溫度設定為1600℃～1700℃、將溫度保持時間設定為12小時，氣氛為常壓的大氣中進行燒成。

以得到的燒結體的厚度成為4mm的方式用滾筒研磨機對兩面進行研磨，得到形成電介質膜所需要的濺射用靶材。

使用由此得到的濺射用靶材，在下部電極上以成為800nm的厚度的方式在表1所示的成膜條件下使用濺射法形成電介質膜。另外，為了使一部分下部電極露出，使用金屬掩膜，形成電介質膜部分沒有成膜的區域。

[表1]

0≦x≦20

另外，表中的“-”是指不含有。

電介質膜厚的測量利用fib挖掘，用sim對得到的截面進行觀察并測長。

成膜后的電介質膜的組成，對于全部的樣品使用xrf(熒光x射線元素分析)進行分析，確認為表1所記載的組成。

進一步，對于得到的全部電介質膜，分別通過下述所示的方法進行晶體結構和結晶性的確認。

<柱狀結構>

柱狀結構通過對電介質膜的截面進行tem觀察來確認。在暗視場圖像中測量微晶的縱橫比，對于由該縱橫比為2以上的微晶構成的電介質膜，定義為具有柱狀結構的膜。

<結晶取向和結晶性>

對于電介質膜，進行利用x射線衍射(平行法)的測定，得到衍射圖案。作為x射線源使用cu-kα射線，其測定條件設定為，電壓45kv、200ma、2θ＝20°～80°的范圍。對于電介質膜的取向，比較得到的衍射圖案中(111)的峰與(200)的峰的強度比，對于該比((111)的峰強度/(200)的峰強度)顯示1.5以上的情況定義為(111)取向。另外，作為表示結晶性的指標，測定取向的面的半峰寬。在圖3中表示根據得到的衍射圖案測定半峰寬的一個例子。(實施例1樣品no.1)

接著，在得到的上述電介質膜上使用沉積裝置形成作為上部電極的ag薄膜。通過使用金屬掩模以直徑成為100μm、厚度成為100nm的方式形成上部電極的形狀，得到了圖1所示的結構的樣品no.1～樣品no.47。

對于得到的全部薄膜電容器樣品，分別通過下述所示的方法進行相對介電常數、q值、絕緣擊穿電壓的測定。

<相對介電常數、q值>

相對介電常數、q值是通過對于薄膜電容器樣品，在基準溫度25℃下利用rf阻抗/材料分析儀(agilent公司制造的4991a)，在頻率2ghz、輸入信號電平(測定電壓)0.5vrms的條件下測定靜電容量、介電損耗(tanδ)，根據測定的靜電容量和膜厚的測定的結果算出相對介電常數，根據介電損耗的倒數(1/tanδ)算出q值(沒有單位)。由于非晶sinx膜的相對介電常數為7左右，因此在本發明中，將比其高的相對介電常數作為良好。另外，非晶sinx膜的q值為約500左右，但由于近年來尋求高頻特性良好的部件，因此，將q值為850以上作為良好。

<絕緣擊穿電壓>

絕緣擊穿電壓是通過對薄膜電容器樣品，在下部電極露出的區域和上部電極連接數字超高電阻/微電流計(advantestr8340)，以5v/秒的步調施加電壓進行測量，根據初期電阻值讀取降低2位數時的電壓值，將該值作為樣品的擊穿電壓值(v)。將得到的擊穿電壓值(v)除以電介質膜厚得到的數值作為絕緣擊穿電壓(vbd)(v/μm)。在表2中記載了n＝5的平均值。非晶sinx的絕緣擊穿電壓為500v/μm～700v/μm左右，由于近年來尋求esd特性良好的部件，因此，將絕緣擊穿電壓為1250v/μm以上作為良好。

[表2]

另外，表中的○是指在有(111)取向的柱狀結構的情況，×是指不含所述結構的情況。

樣品no.1～樣品no.14

根據表2可以確認，是以具有nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜，并且所述電介質膜在法線方向具有(111)取向的柱狀結構，在所述電介質膜的cu-kαx射線衍射圖中(111)的衍射峰的半峰寬為0.3°～2.0°的樣品no.1～樣品no.14即使制成800nm的薄膜，特性也良好，q值為850以上，并且絕緣擊穿電壓為1250v/μm以上。

樣品no.15～樣品no.35

根據表2可以確認，是以具有nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜，并且所述電介質膜在法線方向具有(111)取向的柱狀結構，在所述電介質膜的cu-kαx射線衍射圖中(111)的衍射峰的半峰寬為0.3°～2.0°，并且作為副成分含有ta、nb、v、hf、zr、ti、zn中的至少一種元素的樣品no.15～樣品no.35相比不含副成分的樣品no.1～樣品no.14，具有更高的絕緣擊穿電壓。進一步，可以確認，相對于主成分以0mol％<x≤20mol％的范圍含有副成分的樣品no.15～樣品no.29特性特別良好，q值為1050以上，并且絕緣擊穿電壓為1350v/μm以上。

樣品no.36～樣品no.47

根據表2，作為比較例的樣品no.36～樣品no.39由于不具備(111)取向的柱狀結構，因此，進行了薄膜化時結晶性降低，q值為低至850以下的值。作為比較例的樣品no.40和樣品no.41雖然具有(111)取向的柱狀結構，但是由于半峰寬為0.2°，因此，不能對絕緣擊穿電壓有貢獻，絕緣擊穿電壓為1240v/μm以下。另外，作為比較例的樣品no.42和樣品no.43雖然具有(111)取向的柱狀結構，半峰寬為2.1°，絕緣擊穿電壓良好，但是由于微晶尺寸過小，因此，q值為850以下。另外，可以確認作為比較例的樣品no.44～樣品no.47不具備(111)取向的柱狀結構，另外，半峰寬在本發明的范圍外，因此，不能維持高的q值和高的絕緣擊穿電壓。

根據以上可以確認，在以具有nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜中，電介質膜在法線方向具有(111)取向的柱狀結構，在電介質膜的cu-kαx射線衍射圖中(111)的衍射峰的半峰寬為0.3°～2.0°的情況下，可以維持高的相對介電常數、高的q值以及高的絕緣擊穿電壓。

接著，對確認了具有本發明的特征的電介質膜在各種膜厚下有效的實施例進行說明。

<實施例2>

除了變更電介質膜的厚度以外，用與實施例1的樣品no.29同樣的方法制作樣品，進行與實施例1同樣的評價。將結果示于表3中。

[表3]

樣品no.48～樣品no.50

根據表3可以確認，即使電介質膜的膜厚不同，只要是具有以具有nacl型晶體結構的堿土金屬氧化物為主成分的電介質膜，并且所述電介質膜是在法線方向具有(111)取向的柱狀結構，在所述電介質膜的cu-kαx射線衍射圖中(111)的衍射峰的半峰寬為0.3°～2.0°的特征的電介質膜，即使薄膜化至50nm也顯示大致同樣的特性。也就是說，可以確認只要是具有本發明的特征的電介質膜，即使進行薄膜化，也幾乎沒有特性的降低，具有高的相對介電常數、高的q值以及高的絕緣擊穿電壓。

工業上利用的可能性

如以上所說明，本發明涉及一種電介質膜和電子部件，本發明提供一種具有高的相對介電常數、高的q值以及高的絕緣擊穿電壓的電介質膜以及使用了該電介質膜的電子部件。由此，在使用電介質膜的電子部件中，可以實現小型化、高功能化。本發明對于例如使用電介質膜的雙工器或帶通濾波器等薄膜高頻部件等提供廣泛的新技術。